PATENT ABSTRACTS OF JAPAN

Cite No. 1

(11) Publication number:

10-013219

(43)Date of publication of application: 16.01.1998

(51)Int.CI.

H03L 7/081

H03K 5/14

(21)Application number: 08-167242

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22)Date of filing:


27.06.1996

(72)Inventor: ISHII SUSUMU

(54) CLOCK SIGNAL DEVIATION PREVENTION CIRCUIT

(57) Abstract:

PROBLEM TO BE SOLVED: To falsely approximate the comparison characteristic to a linear shape and to shorten the synchronizing time by selecting the output of plural delay elements, connected in series to delay an external clock signal in response to a control signal. SOLUTION: A phase comparator 11 of a DLL(delay lock loop) circuit 14 compares the phases of external and internal clock signals 6 and 7 with each other. A control signal generation circuit 13 produces the control signals in accordance with the phase differences based on the comparison results 8-1 to 8-2, 9-1 to 9-2 and 10 of the comparator 11. Then plural delay elements 3 are connected in series to delay the external clock signal 6. A multiplexer 4 selects one of elements 3 in accordance with the control signal of the circuit 13. The circuit 13 increases or decreases the number of elements 3 which are changed at a time by a selection circuit, based on the advance/delay information and in accordance with the degree of deviation of clock signals and therefore, can shorten the deviation correction time.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

(19)日本四特許才 (J P)

(12) 公開特許公報(A)

(11)特殊出席公司科号

特開平10−13219

(430公開日 平成10年(1998)1月15日

(51) Int CL	\$\$962 9	广内整理器号	· P1			技術表示藝術
HOSL 7/	(081		HOSL	7/08	J	
H03K 5/	'H		H03K	5/14		

密定数点 京節点 設成長の数4 OL (全 12 回)


ない出席時号	仲獻平8-167242	(71)出庭人	000099013 三要電器伸式合松		
(22) 出露旧	平成 8 年 (1996) 6 月27日	(72) 竞明者	東京都千代田区丸の内二丁目2番3号 石分 巻 東京都千代田区丸の内二丁目2番3号 三		
		70代組入	型性機能式会社内 分型上 音田 茂明 (外2名)		

(54)【発明の名字】 クロック信号のズレを防止する四条

(57)【爱约】

【課題】 外部クロック何号と内部クロック信号とのズレを修正する時間を短幅する。

【解決手段】 位相比較離化おいて、外部クロック信号 6と内部クロック信号でとのズレの経度の追いによる情報も含むような比較結果8-1。8-2。9-1、9-2、16を生成する。マルチプレクサは、外部クロック 信号を選延させる選延素子の選択について、この比較結果に応いた選延素子の確較の変更を行う。



(2)

特周平16-13219

【特許請求の範囲】

【諸水項 】】 外部クロック位号を遅延させるため直列 に接続された複数の選延素子と、

前記指数の選送系子の出力を制御信号に応じて選択する ことにより、前記外部クロック位号が通過する迄延承子 の優敦を変える選択国路と、

南記選択直認が選択した匹延素子の出力から内部クロッ ク信号を生成して内部回路に対し出力するクロックドラ イバと、

前記外部クロック信号と前記内部クロック信号とを比較 19 し、論記外部クロック位号と論記内部クロック信号との 並み遅れの情報およびズレの程度に応じた比較結果を出 力する比較器と

前記比較器の比較給臭に応じて前記制数信号を前記選択 回路へ出力する調整信号発生回説とを構え、

前記録復信号発生国路は、前記選択回路が一度に変化さ せる連座素子の個数を、解記ズレの程度に応じて増減さ せることを特徴とする、クロック個号のズレを防止する 河路.

【聽水項2】 前記比較器は、

前配内部クロック信号を返譲させて遅延量の異なる複数 の第1の連弾クロック信号を生成する第1の連弾付加回

開記外部クロック信号を連絡させて連延費の異なる複数 の第2の遅延ケロック信号を生成する第2の運送付加回 器と.

寛記第1の選掲付加回路が出力した関記複数の第1の選 延クロック信号のそれぞれに対し前記外部クロック信号 が遅れているかぞかを検出する第1の検出回路と、

延クロック信号のそれぞれに対し前記内部クロック信号 が遅れているか否かを検出する質2の絶出回路と、

前記簿)および第2の特出両部の特出結果から前記複数 の第1の差種クロック信号の中の可配外部クロック信号 に対し遅延量の近い信号または前記複数の第2の遅延り ロック信号の中の前記内部クロック信号に対し返延置の 近い信号を利定するととにより面記比較結果を生成し出 力する料定回路とを借える。請求項1記載のクロック伝 今のズレを防止する回路。

【鹽水項3】 前記渡数の第1の遅延クロック信号の選 40 延遠は、等差級数的でなくその差が漏決増加するよう意 み付けがなされ、

前記博数の第2の選延クロック位号の返延量は、等差級 数的でなくその差が指次増加するように重み付けされて いるととを特徴とする、 望水項2記載のクロック信号の ズレを防止する回路。

【韓水塔4】 簡記第1の美出回路は、前記複数の第1 の返送クロック信号にそれぞれ対応して設けられ、前記 外部クロック信号に応答してそれぞれ対応する第1の選 軽クロック信号をデータとして取り込む複数の第1のフー55 るクロックドライバである。

リップフロップ回路を含み

前記第2の検出回路は、前記複数の第2の連短クロック 信号にそれぞれ対応して設けられ、それぞれ対応する急 2の連連クロック個号に応答して併配内部クロック個号 をデータとして取り込む複数の第2のフリップフロップ 同路を含み、

財配判定回路は、

前記被数の第1のフリップフロップ回路の中で、データ として取り込む年1の遅延クロック信号の遅延量が近接 する2つのフリップフロップ国路の出力の英国を判除す る少なくとも一つの第1の判19回路と、

前記複数の第2のフリップフロップ回路の中で、データ 取り込みのタイミングを与える前記第2の遅延クロック **保号の混び量が近接する2つのフリップフロップ回路の** 出力の共同を部別する少なくとも一つの第2の判別回路

前記推載の第1の遅延クロック信号の中の遅延量が最も **小さい第1の連絡クロック信号をデータとして取り込む** 第1のフリップフロップ回路の出力に対し、前記複数の 29 第2の発延クロック区号の中の遅延型が最も小さい第2 の返述クロック信号をデータ取り込みのタイミングを与 える信号として用いる質2のフリップフロップ回路の出 力の異同を判別する第3の判別回路とを含むことを特徴 とする、請求項2または請求項3記載のクロック信号の ズレを防止する回路。

【発射の詳細な美明】

[0001]

【発射の度する技術分類】との発明は、彼数のクロック 位号間で発生するクロック信号のズレを防止する回路に 前記第2の選逐付加回緊が出力した前記複数の第2の基 30 閉じ、特に半導体集論回路裁遣におけるPLL(Phase Locked Losp: 位相両期ループ) 回路の一種であるディ レイロックループ(CeTay Locked Loop)回路に関する ものである。

[9002]

【従来の技術】ディレイロックループ国語(以下、DL L回路という。)は、半導体チップに内蔵され、半導体 チップの内部と外部でクロックに号の位相を合わせる勝 きをする回路である。との回路によって、無なるチップ。 同においても、クロック信号に同期した動作を得られ る。図8は、従来のDLL回路の搭載を示すプロック図 である。 図8において、1は外部クロック位号8と内部 クロック信号?の立ち上がり位相を比較する位相比較 器。2は位相比較器1が比較結果として出力するアップ 信号8 およびダウン信号9 の計数を行うアップダウンカ ウンタ、3は底列に接続され外部クロック信号8を選延 させるための複数の遅延累子、4は複数の遅延素子3の 出力の追択を行う追択回路として続くマルチプレクサ、 5はマルチプレクサイで透訳された遅延素子3の出力か ら内部クロック信号7を生成して内部回路に対し出力す

(3)

特男平10-13219

【0003】位組比較器1は、位相両期の基準となる外 部クロック住号8とクロックドライバ8から与えられる 内部クロック信号での立ち上がり位相を比較して同期し ていない現合にアップ信号8またはダウン信号9のいす れかを出力する。アップダウンカウンタ2はアップ位号 8またはダウン信号9を受けてそれぞれカウントアップ またばカウントダウンする。遅延第子3は、外部クロッ ク信号のを選ばさせる最小単位である。遅延家子3は、 例えばインパータ回路を2段直列接続した回路で、入力 **位号をある一定時間登延させてかち出力する。この遅延 10 ミテ3の特理活時間を、外部クロック周期に比べて充分** 余子3は少なくとも2個以上直列接続され、それぞれの 接載卓から位号院が引き出され、マルチプレクサ4に入 力される。 マルケブレクサ4は、 アップダウンカウンタ 2の出力に応じて、直列に金統された遅延素子3の複数 の我統点の中から1つだけ選択する。テップ外部から供 給される外部クロック信号6は、その投稿点求での遅延 景子3を経由してクロックドライバ5へ供給される。マ ルチプレクサ4によって選択された独続点までの選延業 予3を経由してクロックドライバ5に入力されるので、 チップ内部に供給される内部クロック信号7の立ち上が 20 り位相の追み返れは、経由する選延第千3の個数に依存 しており、運送者子3の個数を変化させることによって 変更することが可能である。クロックドライバらは、マ ルチプレクサ4から出力されるクロック個母をバッファ してテップ内部に供給する。

【9904】位相比較器1の構成の一例を聞りに示す。 DLL回路は、アナログPしL回路のように同級数を比 較する必要がないので、単雄にフリップフロップ回路の みで様式可能である。 フリップフロップ回路20のクロ ック様子(丁梅子)には94部クロック信号のを入力し、 ゲータ場子(D端子)には内部クロックに与りを入力す る。外部クロック信号6に対し内部クロック信号7が遅 れている場合。外部クロックは号6がロー(Lo)レベ ルからハイ(Hi)レベルに立ち上がった時に内部クロ ック信号でがまだハイレベルに立ち上がっていないの で、フリップフロップ回路20はローレベルをラッチル てQC増子にハイレベルを出力する。遊に、外部クロコ ク信号8に対し内部クロック位号7が進んでいる場合、 外部クロック信号6がローレベルからハイレベルに立ち 上がった時に内部クロック信号ではすでにハイレベルに 立ち上がっているので、フリップフロップ回路20はハ イレベルをラッチしてQ端子にハイレベルを出力する。 【0005】外部クロック信号6と内部クロック信号7 の立ち上がり位相は、位相比較器 1 により比較される。 図10は位相比較器!の位相比較特性を示すグラフであ る。図!1において、新軸は外部クロック信号6と内部 クロック信号?の位相差で、グラフのプラス領域は内部 クロック信号?が遅れていることを表し、マイナス領域 は内部クロック信号7が進んでいるととを表している。

で境帯する連延素子の数量である。とのグラフからわか るように、外部クロック信号6に対し内部クロック信号 7が遅れているとき、比較番!はアップは号をモ出力す る。 逆に、外部クロック信号6 に対し内部クロック信号 7が進んでいるとき、位相比較四1はダクン信号9を出 力する。アップダクンカウンタ2はアップ区母8が入力 されると外部クロック位号6が経由している遅延素子3 を1個家らし、ダウン信号9が入力されると外部クロッ ク信号6が経由している運延素子3を1個地やす。選延 大きくし、初期設定を行えば、外部ケロック信号8に対 し1 展別遅れで内部クロックに与りと同期する。 同期す る時間は、外部グロック層波数、遅延衛子1個当たりの 選結時間などによって変化する。一般的には、選瑟素子 1個当たりの遅延が大きい場合は小さい場合に比べて、 位相同時時間は短いが位相誤差は大きくなる。 [0006]

【発明が解決しようとする疎歴】観米のクロック信号の ズレを防止する回路は収上のように構成されているの で、外部クロック信号8と内部クロック信号7のズレ (位相差を含む。) の大きさは比較器 1 では判断してお ちず、ズレの程度はアップダウンカウンタ2から出力さ れるアップ位号8名よびダウン但号9化反映されない。 比較器1は、アップダウンカウンタ2がクロック信号に 広奉して動作するので、外部クロック信号もより内部ク ロック位号でが進んでいれば、そのズレの程度に関係な くダウン信号9が出力され、連れていれば、そのズレの 程度に関係なくアップ保与8が出力される。 したがっ て、ズレが大きい場合、同期までにズレの程度に応じた 比較回数が必要となり、同期時間が長くなるという問題

【りりり7】またそのため、同期した後、ノイズなどに より同類が外れた場合、同期状態に復帰するまでに時間 がかかり、誘金が大きくなってしまうという問題があ

【9908】この発明は上記のような問題点を解消する ためになされたもので、クロック信号のズレを防止する 国路において、ズレの程度に応じて一度に変更する選を 時間を変化させてやることにより、比較特性を疑似的に 様形に近づけ、同期時間の短値を図ることを目的として おり、電源ノイズなどの外担により同期が外れた場合で 6. 選賽の増大を抑え、迅速に再同期をせることを目的 とする。

[00001

【詳細を解決するための手段】第1の発明に係るクロッ ク信号のズレを防止する回路は、外部クロック信号を送 確させるため位列に接続された複数の連匹素子と、前記 御敷の基理素子の出力を制御信号に応じて選択すること により、前記外部クロック信号が遊過する選延第子の個 総執は、位相比較器1の出力、すなわち一回の位相比較 50 数を変える選択国路と、前記選択国路が選択した選延策 (4)

特別平10~13219

子の出力から内部クロック情号を生成して内部回路に対 し出力するクロックドライバと、歯配外部クロック値号 と解配内部クロックは号とを比較し、前配外部クロック **住号と前型内部クロック信号との温み返れの情報および** ズレの程度に応じた比較結果を出力する比較器と、前記 比较倍の比較結果に応じて前記制御信号を前記選択回路 へ出力する軽御信号発生回路とを増え、前記制御信号発 生国臨は、前記選択回路が一度に変化させる連絡素子の 個数を、耐起スレの程度に応じて増減させることを特徴 とする.

【0010】第2の発明に係るクロック信号のズレを防 止する宿路は、第1の発明のクロック信号のズレを防止 する国路において、前記比較器は、前記内部クロック盘 今を通歴させて通話量の異なる複数の無1の選話クロッ ク情号を生成する筆)の連絡付加層路と、前起外部クロ ック信号を選続させて混雑量の異なる複数の第2の選磋 クロック信号を生成する第2の遅延付加回路と、前記台 1の遅延付加回路が出力した黄色複数の第1の遅延クロ っク信号のそれぞれに対し前配外部クロック位号が遅れ ているか否かを検出する第1の検出回路と、前記率2の 20 **連延付加回路が出力した前記複数の第2の選種クロック** 位号のそれぞれに対し可能内部クロック信号が遅れてい るか否かを頼出する第2の輸出回路と、 剪記第1および 筆2の検出国路の検出結果から前記接数の第1の選醒ク ロック信号の中の前記外部クロック信号に対し返延量の 近い信号または前記複数の第2の遅延クロック信号の中 の前記内部クロック信号に対し通知量の近い信号を料定 することにより前記比較結果を生成し出力する判定回路 とを領えて特成される。

【0011】第3の発明に係るクロック信号のズレを防 30 止する国路は、第2の発明のクロック信号のズレを防止 する回路において、毎記複数の第1の遅延クロック但号 の連延量は、等差級数的でなくその密が新次増加するよ う重み付けがなされ、例記博教の第2の遅延クロック信 号の近延量は、等差級数的でなくその差が漸次増加する ように盆み付けされていることを特徴とする。

【0012】第4の発明に係るクロック信号のズレを防 止する回路は、単2または単3の発明のクロック信号の ズレを防止する回路において、前記第1の検出回路は、 前記複数の第1の選種クロック信号にそれぞれ対応して 設けられ、前記外部クロック位号に応答してそれぞれ対 応する第1の連絡クロック信号をデータとして取り込む 複数の第1のブリップフロップ回路を含み、例配第2の 検出国際は、前記複数の第2の選延クロック信号にそれ ぞれ対応して設けられ、それぞれ対応する第2の遷延々 ロック個号に広答して前記内部クロック信号をデータと して取り込む複数の第2のブリップブロップ回路を含 み、前記判定回路は、例記複数の第1のフリップフロッ プ回路の中で、データとして取り込む第1の遅延クロッ ク信号の選起室が近接する2つのフリップフロップ同路(5) 8を遅延させて遅延量の異なる領徴の第2の遅延クロッ

の出力の異菌を契則する少なくとも一つの第1の契約回 路と、前記複数の第2のフリップフロップ回路の中で、 データ取り込みのタイミングを与える前記第2の遊延ク ロック信号の連延電が近接する2つのフリップフロップ 四路の出力の異同を判別する少なくとも一つの第2の特 羽翹路と、前記複数の第1の連種クロック個号の中の連 在量が長も小さい第1の返還クロック信号をデータとし て取り込む第1のフリップフロップ回路の出力に対し、 前記博数の第2の選起クロック信号の中の選発量が過む 小さい第2の連延クロック属号をデータ取り込みのタイ ミングを与える信号として用いる第2のフリップフロッ プ国路の出力の共同を判別する第3の判別国語とを含む ととを特徴とする。 [0013]

【発明の存储の形像】

英雄の基盤1、以下、この発用の支銭の影像1によるク ロック体号のズレを防止する回路(DLL回路)につい て図1~図3を用いて説明する。ことでは、説明を簡単・ にするために、外部クロック区号6と内部クロック区号 7は互いにそのデューティ比(1 周期中のハイレベルの 制荷の割台〉が同じものであるとしてDLL回路につい て説明する。図1はとの発験の実施の形態1によるDL L画路の様成を示すプロック図である。図1において、・ 14はDLL回路、11は外部クロック信号6と内部ク ロック信号7の位相を比較する位相比較器、13は位相。 比較器11の比較結果8-1,8-2,8-1、9-2。 および10に基づいて位相差に応じた制御信号を発生す る調剤信号発生回路、3は外部クロック信号6を返述さ せるため庭列に接続されるとともにそれぞれの接続点か ろ同号観が引き出される複数の遅延素子、4は制御信号 発生回路13が出力した調御位号に応じて役割の遅延寮 子3の接続点の中から一つだけ選択する選択回路として 強くマルチプレクサ、5はマルチプレクサイで選択され た直延常子3の出力から内部クロック信号7を生成して チップ内部の内部回路に対し出力するクロックドライバ である。遅延赤子3は、外部クロック信号6を遅延させ る最小学位である。制御信号発生回路19は、位相比較 器11の比較結果に応じて連要素子3を増減するため、 この増減する個数に関する制御信号をマルチブレクサイ に任道する。例えば、制御信号発生回路13は、従来か **ろあるエンスーダで機成できる。この副副信号先生回路** 13が出力する調節信号は、アップダウンカウンタ2が 出力していたものと同じピット数の信号である。

【0014】図2は、位相比較器)1の様成を示す図器 図である。この実施例では説明を簡単にするため、6個 のフリップフロップ回路を室列配置した例を示す。図2 において、15位内部クロック位号?を基礎させて遅延 章の異なる複数の第1の距延クロック信号X1~X3を 生成する第1の透弦付加回路、16は外部クロックを号 (5)

特関平10-13219

ク信号 Y1~Y3を立成する第2の過程付加回路。17 は第1の選ば付加回路 15が出力した複数の第1の選延 クロック信号 X1~X3のそれぞれに対し外部クロック 信号 6が遅れているか否かを検出する第1の検出回路。 18 位章 2の選ば付加回路 16 が出力した複数の第2の 選述クロック信号 Y1~Y3のぞれぞれに対し内部クロック信号 7が遅れているか否かを検出する第2の検出回路。19は第14よび第2の検出回路 17。18の検出 結果から外部クロック信号 8 と内部クロック信号 7の進 み遅れの情報をよび X1の程度を含む比較結果を出力す 19 る利定回路である。

【0015】第18よび第2の選起的加回器15、16は、それぞれ3個プラの選起法子3で構成されている。第1の選送付加回路15において、3個の選起素子3は直列に接続され、内部クロック信号7は一つ目の選奨素子3はよって選越されて第1の選延クロック信号X1となり、2番目までの2つの選延素子3によって選越されて第1の選延クロック信号X2となり、全ての選越ステ3を経て第1の選延クロック信号X3となる。第2の選延付加回路16において、3個の選延素子3は真列に接近が加回路16において、3個の選延素子3によって選延されて第2の選延がクロック信号となり、2番目までの2つの選延素子3によって選延されて第2の選延がクロック信号Y2となり、全ての選延素子3を経て第2の選延クロック信号Y3となる。

【0018】第1の検出回路17は、フリップフロップ回路21~23で機成されており、その性能は図7に示したフリップフロップ回路20と同様である。1番目のフリップフロップ回路21は、そのD結子に第1の選逐クロック信号X3が与えられ、そのT場子に外部クロック信号8が与えられる。2番目のフリップフロップ回路22は、そのD境子に對1の選延クロック信号8が与えられる。3番目のフリップフロップ回路23は、そのD境子に第1の選延クロック信号8が与えられる。3番目のフリップフロップ回路23は、そのD境子に第1の選延クロック信号8が与えられる。

【0017】第2の検出回路18は、ブリップフロップ回路24〜28で接成されている。4番目のフリップフロップ回路24は、その下端子に第2の選延クロック信号7が40年えられる。5番目のフリップフロップ回路26は、その下端子に第2の運延クロック信号7をか与えられ、そのD端子に内部クロック信号7が与えられる。8番目のフリップフロップ回路28は、その下端子に内部クロック信号7が与えられる。8番目のフリップフロップ回路28は、その下端子に内部クロック信号7が与えられる。そのD端子に内部クロック信号7が与えられる。

【0018】特定回路19は、フリップフロップ回路2 1~26より一つ少ない6つの2入方AND回路31~ 35で機成されている。AND回路31は、その一方の 入力機子にフリップフロップ回路21のQC出力が与え 59

6れ、その他方の入力担手にフリップフロップ国際22のQ出力が与えられる。AND国際32は、その一方の入力信子にフリップフロップ国際22のQC出力が与えられ、その他方の入力増子にフリップフロップ国際23のQ出力が与えられる。AND国際33は、その一方の入力信子にフリップフロップ国際24のQ出力が与えられる。AND国際34は、その一方の入力情子にフリップフロップ国路24のQC出力が与えられ、その他方の入力増子にフリップフロップ国路25のQ出力が与えられる。AND国際35は、その一方の入力情子にフリップフロップ国路25のQ出力が与えられる。AND国際35は、その一方の入力情子にフリップフロップ国路26のQ出力が与えられる。

【0019】例えば、初期状態で、外部クロック信号6 に対し内部クロック信号7が遅延素子3の2.5 個分の 時間だけ通れているとする。この場合の位相比較器11 の各コリップフロップ回路21~26の出力状態を示し たものが表1である。

[0020]

【表1】

	Q	QC	N	¥
21	Lo	H	31	Le
22	رود	Hi)	32	Lo
28	19	(H)	88	La
24	19	41)	24	Lo
25	روما	H	85	HI
26	H	Lo		

C ANDAD

【0021】ブリップフロップ回路25のQC出方と、フリップフロップ回路26のQ出力がともにハイレベルであるので、AND回路35の出力8-2のみハイレベルになる。すなわち、料定回路19は、内部クロック位号7は、外部クロック位号6に比べて遅延京子3の遅延時間の2倍以上進んでいるという利定結果を剥削信号発生回路13は、遅延煮子3を2個分類らす信号をマルチプレクサ4に伝達する。外部クロック同号6が経由する遅延素子3が2個減った後の比較器11の各フリップフロップ回路の出力状態を衰乏に示す。

[0022]

(6)

【9923】この状態では、外部クロック位号6代対し内部クロック信号7が遅延素子3の3、5個分の時間だけ近れている。フリップフロップ回路23のQC出力と、フリップフロップ回路23のQC出力と、フリップフロップ回路33の出力10のみハイレベルであるので、AND回路33の出力10のみハイレベルとなる。すなわち、判定回路は、内部クロック信号7に対する外部クロック信号8の進み遅れが退延素子3つ個分の遅延時間以内に収まっており、位相同期が完了25時間以内に収まっており、位相同期が完了25時間以内に収まっており、位相同期が完了25時間以内に収まっており、位間の前期が完了25時間以内に収まっており、位間の直路を示す。しかしながら、使熱をして見事ので、では表として見事の時間分解的といえる。このように、一回の位相比較で外部クロック信号8と内部クロック信号7の位相同期を行うことができる。

【0924】もし、AND回路31の出力9・2がハイレベルならば、一度に、延延京子3の2個分の返途時間を増やし、AND回路32の出力9・1がハイレベルならば、遅延京子3の1個分の返途時間を増やし、AND回路33の出力10がハイレベルならば、遅延京子3の2個分の運送時間を対し、AND回路35の出力8・2がハイレベルならば、遅延京子3の2個分の運送時間を減らし、AND回路35の出力8・2がハイレベルならば、遅延京子3の2個分の運送時間を減らす。「他は)位号がハイレベルになれば、位相向間が完了したことになる。これら、AND回路31、32が第1の利別回路に関し、AND回路31、35が第2の判別回路に関し、AND回路33、35が第2の判別回路に関し、AND回路33、35が第2の判別回路に関し、AND回路33の利別回路に属する。

【0025】 図3は、位相比較器11の位相比較特性を示すグラフである。 策器は外部クロック信号6と内部クロック信号7のズレの程度で、グラフの機能のプラス領域は内部クロック信号7が進れていることを衰し、マイナス策域は内部クロック信号7が進んでいることを衰している。 報題は、位相比較器11の出力、すなわち一回の位相比較で増減する連延素子の数量である。このグラフからわかるように、外部クロック信号6に対し内部クロック信号7が遅れていれば、そのズレの程度に応じた 30

特関平10-13219

19

選絡条子の個數分だけ運送時間を増やすアップ信号を出力し、外部クロック信号に対し内部クロック信号でが進んでいればそのズレの程度に応じたご延常子の個数分だけご延時間を減らすダウン信号のを出力する。その結果、位相特性は健認的ではあるが、総形なものになる。図3から分かるように、従来のDLし回路では、ズレが0の近時にあるときでもりを組えるか難えないかによって連絡素子の切換が行われていた。それに対し、との実施の形象1によるDLし回路では、ズレが0の近傍では進み遅れの衝撃のための遅延素子の個数の変更が行われない。外盤クロック信号を人内部クロック信号でのズレがない状態が最も頻繁に現れる状態であるため、0の近傍で空延素子の個数の切換が行われないことは、ノイズの原因や消費電力を抑制できるという効果がある。

【9926】上述の例では、線明を簡単にするため、6個のブリップブロップ回路を使用した位相比較器11を 構成したので、1回の位相比較について選延素子3個分のズレまでの制定しかできないが、使用するフリップフロップ回路の個数を結やせば、より広範囲のズレ制定が 瞬時に行える。

【0027】実端の影像2. 図4は、との発明の実施の 形態とによるDLL回路に用いられる位相比較器の機成 を示す回路図である。 完施の形態2によるDLL回路 は、図1に示した位相比較器11の情味が実施の形態1 によるDLL回路と真なるだけである。図4において、 360次内部クロック位号?を遅延させて遅延重の異なる 複数の第1の過程クロック信号X4~X7を生成する第 1の透弦付加回路、37は外部クロック信号8を遊送さ せて返延費の異なる複数の第2の透延クロック信号YA ~Y7を生成する第2の連延付加回路、38は第1の連 延付加回路36が出力した複数の第1の遅延クロック信 号X4~X7のそれぞれに対し内部クロック包号?が異 れているか否かを検出する第1の検出回路、39は第2 の過猶付加回路37が出力した領数の第2の連絡クロッ ク信号Y4~Y7のそれぞれに対し外部クロッタ信号® が遅れているか否かを検出する第2の後出回器。40は 第1 および第2の検出回路38、39の検出結果から外 部クロック信号86内部クロック信号7の進み遅れの情 保およびスレの程度を含む比較結果を出力する判定回路 である。

【0028】 西4からわかるように、複数の第1の選延 クロック信号X4〜X7の選延費が、等差報数的でなく その差が衝状増加するよう重み付けがなされている。第 1の選延クロック信号X4は、内部クロック信号7に対 し選延素子3の1個分の遷延時間が付加されており、同 接に第1の選延クロック信号X5は遅延素子3の2個分 の遷極時間が付加されており、同様に第1の選延クロッ ク信号X6は遅延素子3の4個分の遅延時間が付加され ており、同様に第1の選延クロック信号X7は遅延素子 3の8個分の遷延時間が付加されている。すなわち、第 (7)

特別平10-13219

1の選近クロック区号X4~X7の開鉄するもの同士の 選延時間の登録、選延景子3の1個分、2個分、4個分 と海次増加している。複数の第2の超越クロック信号Y 4~Y7の選延量が、等差最数的でなくその登が越次増加するように重み付けされていることも同様である。

【0028】第1の検出回路38は、フリップフロップ回路41~44で機械されており、その性能は図7に示したフリップフロップ回路20と同様である。1番目のフリップフロップ回路41は、そのD結子に第1の選延クロック信号とから入られる。2番目のフリップフロップ回路42は、そのD情子に外部クロック信号をか与えられ、そのT情子に外部クロック信号をか与えられ、そのT情子に外部クロック信号をか与えられ、そのT様子に外部クロック信号をか与えられ、そのT幾子に第1の選延クロック信号をが与えられる。4番目のフリップロップ回路44は、そのD幾子に第1の選延クロック信号をか与えられる。

【0030】第2の枚出回路39は、ブリップブロップ 20回路45~48で構成されている。5番目のブリップフロップ回路45は、そのり様子に内部クロック信号7が与えられ、その下絶子に第2の歴述クロック信号74が与えられる。6番目のフリップフロップ回路48は、そのひ衛子に内部クロック信号7が与えられ、その下絶子に第2の遅延クロック信号75か与えられる。7番目のフリップフロップ回路47は、そのD機子に内部クロック信号7が与えられ、その下第2の遅延クロ回路48は、そのD横子に内部クロック信号7が与えられ、 30その丁端子に単2の遅延クロック信号7が与えられ、 30その丁端子に単2の遅延クロック信号7が与えられ、 30その丁端子に単2の遅延クロック信号7が与えられ。 30その丁端子に単2の遅延クロック信号77が与えられる。

【0031】智定回路40は、フリップフロップ回路4 1~48より一つ少ない?つの2入力AND回路51~ 57で構成されている。AND回路51は、その一方の 入力増子にフリップフロップ回路41のQC出力が与え られ、その他方の入力幾乎にフリップフロップ自路4.2 のQ出力が与えられる。AND回路52は、その一方の 入力端子にフリップフロップ回路 4 2 のQC出力が与え ちれ、その他方の入力蝸子にフリップフロップ回路43 のQ出力が与えられる。AND回路53は、その一方の 入方端子にフリップフロップ回路43のQC出方が与え られ、その他方の入力・千化フリップフロップ回路4.4 のQ出力が与えられる。AND回路5 4は、その一方の 入方端子にフリップフロップ回路44のQC出力が与え **られ、その色方の入力始于化フリップフロップ回路4.5** のQ出力が与えられる。AND回路55は、その一方の 入力増すにフリップフロップ回路45のQC出力が与え **られ、その他方の入力絶子にフリップフロップ回路4.6** のQ出力が与えられる。AND回路3日は、その一方の 55

入力停子にフリップフロップ国路46のQC出力が与えられ、その他方の入力場子にフリップフロップ国路47のQ出力が与えられる。AND国路57は、その一方の入力培子にフリップフロップ国路47のQC出力が与えられ、その他方の入力場子にフリップフロップ国路48のQ出力が与えられる。AND国路54は第3の判別国路に戻し、AND国路65~87は第2の判別国路に戻する。【0032】例えば、初期状態で、外部クロック信号6に対し内部クロック信号7が選瑟素子3の7、5個分の時間だけ遅れているとする。この場合の位相比較器11の高フリップフロップ回路41~48の出力状態を示したものが最3である。

【0033】 【数3】

	Q	QC		Y
41	Lo	(i	51	La
42	(29	(i)	5 8	Lo
48	(19	4	53	Lo
44	20	Hi)	54	Le
45	Ly		55	Le
40	رونا	AI)	58	Lo
4?	Lo	(Hi)	57	H)
48	HJ	Lo		·
ш			į	

【9934】 ゴリップフロップ回路47のQC出力と、フリップフロップ回路48のQ出力がともにハイレベルであるので、AND回路57の出力8-3のみハイレベルとなる。 ずなわら、村定回路40は、外部クロック信号6に対し内部クロック信号7が連延素子3の返延時間4個分以上遅れているととも示す利定結果を出力する。この判定結果を受けて、調例信号を生用路13は、遅延素子3を4個分類らすという信号をマルチプレクサ4へ出力する。

【0035】次の位相比較の時には外部クロック信号6に対し内部クロック信号7が選起業テ3の3、6個分の時間だけ遅れている。この場合の位相比較器11の各フリップフロップ回路41~48の出力状態を示したものが表4である。

[0036]

【表4】

http://www4.ipd1.ncipi.go.ip/ticontenturs_ipd1?Ni0000=21.&Ni0400—image/oif&Ni0401—/NIS.4 2004/10/20
PAGE 18/22* RCVD AT 10/21/2004 3:05:45 AM [Eastern Daylight Time] * SVR:USPTO-EFXRF-1/0* DNIS:8729306 * CSID:8064986673 * DURATION (mm-ss):10-54

【0037】フリップフロップ回路46のQC出力と、フリップフロップ回路47のQ出力がともにハイレベルであるので、AND回路56の出力8・2のみハイレベルとなる。すなわら、判定回路40は、外部クロック位 20号6に対し内部クロック信号7が運搬赤子3の運搬時間2個分以上4個分以下の遅れを有していることを示す様定結果を出力する。この特定結果を受けて、制御信号及生回路13は、返延承子3の2個分の透辺時間を終らすという信号をマルチプレクサ4へ出力する。

【0038】次の位相比較の時には外部クロック信号6に対し内部クロック信号7が退起ます3の1.5個分の時間だけ連れている。との場合の位相比較器11の各フリップフロップ回路41~48の出力状態を示したものが表6である。

[0039]

[表6]

N	Q	QC		Y
41	Lg	H	51	Lo
42	(1.9	41)	52	Lo
48	Log	4	53	Lo
44	Lo	4	54	Lo
4.5	1.9	A)	55	耳
46	Hi	12	56	Lo
47	Hj	1.0	57	Lo
48	Hy	Lo		

【0040】プリップフロップ回募45のQC出方と、 0がハイレベルなおば、遅延時間の増減はせず、ANDフリップフロップ回募46QQ出力がともにハイレベル 50 回路55の出方8・1がハイレベルなちば、遅延素子3

特闘平10-13219

14

であるので、AND回路55の出力8-1のみハイレベルとなる。すなわち、特定回路40は、外部クロック信号6に対し内部クロック信号7が選延素子1億分以上2億分以内の遅れを育していることを示す村主結果を出力する。選延承子1億分減らすという信号を制御信号発生回路13に入力する。

【0041】次の位相比較の時には外部クロック信号6に対し内部クロック信号7が速度素于3の0.5個分の時間だけ遅れている。この場合の位相比較終11の各フリップフロップ回路41~48の出力状態を示したものが表8である。

【0042】 【表6】

(B)

	Q	Q C		Y
41	Lo	H	51	Lo
42	LLO	Æ)	52	į.o
43	روعا	4	58	Lo
44	1.9	(ii)	54	Hi
45	H	10	5.5	Lo
46	ну	1	54	Lo
47	H	10	57	Lo
48	HI	Lo		

30 【0043】ブリップフロップ回路44のQC出力と、フリップフロップ回路48のQ出力がともにハイレベルであるので、AND回路84の出力10、すなわちロック信号のみハイレベルとなる。すなわち、料定回路40は、外部プロック信号6代対し内部クロック信号7が基度素子3の1個分末満の進み退れしか得していないことを示す特定結果を出力する。この料定結果を受けて、制御信号発生回路13は、その出力を変更せず、位相同期が完了したことになる。このように、7.5個分のズレでは48階の位相比較で位相同期が完了する。従来では407.5個分のズレでは7.8個分のズレでは7.8個分のズレでは7.6個分のズレでは7.8個分のズレでは7.5個分のズレでは7.5個分のズレでは7.5個分のズレでは7.5個分のズレでは7.5個分のズレでは7.5個分のズレでは7.5個分のズレでは7.5個分のズレでは7.5個分のズレでは7.5個分のズレでは7.5個分のズレでは7.5個分のズレでは7.5個分のズレでは7.5個分のズレでは7.5個分のごとによるDilu回路

【0044】もし、AND回路51の出力9・3がハイレベルならば、一度に、遅延素子3の4個分の返却時間を増やし、AND回路52の出力9・2がハイレベルならば、遅延素子3の2個分の退延時間を増やし、AND回路53の出方9・1がハイレベルならば、遅延素子3の1個分の選延時間を増やし、AND回路54の出力10がハイレベルならば、近時間の増減はせず、AND

(9)

特闘平10-13219

の1個分の連絡時間を減らし、AND原路56の出力8 ・2 がハイレベルならば、正理素子3の2 何分の正弦時 間を減らし、AND包路57の出力8-3がハイレベル ならば、遅延素子3の4個分の遅延時間を乗らす。操料 的にAND回路54の出力10がハイレベルになれば、 位相同期が完了したことになる。

【9945】比較器の位組比較特性を示すグラブを図す に示す。横鶴は外部クロック位号8と内部クロック信号 7のズレの程度で、グラフの領時のプラス領域は内部ク ロック区号でが遅れているととを表し、マイナス領域は 内部クロック信号でが進んでいることを表している。縦 翰は、位極比較器11の出力、すなわち一周の位祖比較 で増減する選延数子の数量である。このグラフからわか るように、外部クロック信号6に対し内部クロック信号 7が逸れていれば、そのズレの程度に応じて遅延素子を 増やすアップ信号8を出力し、外部タロック信号8に対 し内部クロック信号7が進んでいればそのズレの程度に 応じて遅延禁斗を減らすダウン信号9を出力する。

【0046】実践の必無しなよるDLも回路では、フリ 延時間の1個分ずつで変えていたが、実施の形態2のD LL同語のように遅延減子3の遅延時間の1個分、2個 分、4個分、8個分というように重み付けして変える と、実施の彩銭1のDLL回路と同じく遅延時間に応じ た比較結果を出力することができ、更に、同じズレ料定 範囲の場合、使用するフリップフロップ回路の開発を兼 らすことができる。但し、実施の影験2によるDLL回 路の場合は1回の位相比較では同時できず、数回の位相 比較を行い、段階的に位担同期を行うことになる。

よるDLL回路を構成するトランジスタのゲート長、ゲ ート幅などのみトランジスタサイズは、特に翻翻される ものではないが、SOG(Sea Of Gares:ゲート数き論 め型ゲートアレイ)のような、同じサイズのトランジス ヶが規則的に配列されているチップ上にも実現すること がてきる。

【りり48】図6はこの発明の実施の形態3によるDL 上回路の様成を示す平面図である。図8において、80 はSOGの半導体チップ、61は半導体チップ60の内 部トランジスタ領域、148~14d臼内部トランジス 夕領域60の四隅に形成されたDLL回路、62は内部 トランジスタ領域60の一部の領域、63は半級体チャ ブ80上の内部トランシスタ領域60の周囲に配置され た入力/出力パッファ領域、64は半海体チップ80上 の入/出力バッファ領域83の周囲に配置されたバッド 領域。65は内部トランジスタ領域61に設けられたト ランジスタゲートである。内部トランジスタ領域81 は、全体にわたり一部の領域82と同じように、ゲート 長、ゲート艦が同じトランジスタが頻財正しく配列され ている。

【QQ49】アナログPしし回路においてはノイズ対域 などの理由から、アナログ回路部分とディジタル回路部 分とを分類させなければならず、レイアクト上の制約が 多い。一方、DLL回路においてはアナログ回路を使用 していないので、SOGのような、チョブの内部領域に 同じサイズのトランジスタが規則正しく配列されている 学等体チップ60上に実現することができる。この場 合。図6のように、チョブ60上の任意の位置に任意の 個数だけ、克緒の形態144よび/または克施の形態2に よるDLL回路14を配置することが可能である。

16

【0050】DLL回路14を複数回越就するととによ る効果として、外部クロックの位相に合わせる内部クロ ックの場所が増えるので、チップ内部全体のクロックス キューをより小さく抑えることが可能となる。図では、 つの半導体タップ上に複数のDLL回路を設けたとき のDLL回路とクロックパッファとの関係を示す概念図 である。図7において、70は外部クロック母号CLK・ を受けて内部に分配するメインクロックバッファ、7.1 ~?4はメインクロックバッファ70から受けたクロッ っぱフロップ回路21~28に接続する遅延気子3の基(25) ク信号をパッファするサブクロックパッファ、818~ 61dはそれぞれサブクロックバッファフェへ1~こ4から クロック信号の供給を受ける内部トランジスタ循域6 】 に殴けられた部分回路である。このように各サプタロッ クバッファ71~74の出力をそれぞれDLL回路14 a~14 dを介して部分回路6 l a~6 l dに分配する ことにより、サブクロックバッファ71~74の負荷の。 迫いによるクロックスキューの迫いを低減できる。

【0051】なお、上記各実施の必略は、外部クロック **位号6と内部クロック位号7のデューティ比が同じ場合** 【①047】実施の形態3.以上の実緒の形置1.2に 35 について説明したが、クロックドライバ5がセルチプレ クサ4から出方されるクロック個号を所望のデューティ 比に生成することができ、関2および図4に示した比較 巻】】は、第1および第2の検出回路において第1およ び第2の連種クロック位号を用いて比較をしているの。 で、デューティ比が異なる場合においても外部クロック 但号6と内部クロック信号での信号の立ち上がりのタイ ミングを比較して、そのズレを比較することができ、位 相を比較する場合と同様の効果を奏する。また、上記各 完整の影響での連延素子には便宜的に インバータ回路を 使用したが、信号を遅延させる回路であるなら、他のも のであってもよく上記各実格の意思と同様の効果を有ず

[0052]

【発明の効果】以上のように請求項1記載のクロック信。 号のズレを防止する回路によれば、比較器で外部クロッ ク信号と内部クロック信号の比較を行ったときの比較給 星の中に登み返れの情報およびズレの経度が含んでお り、制御信号発生回路は、前記選択回路が一度に変化さ せる連種素子の個数を、進み遅れの情報およびズレの程 度に応じて増減させるので、豊み遅れの情報のみに応じ

(10)

特男平10-13219

18

て過経索子を増減させる場合に比べて、スレを停止する までの時間を短縮することができるという効果がある。 【①①53】結束項2記載の発明のクロック信号のズレ を防止する回路によれば、第1 および第2 の連延行加回 部によりそれぞれ内部クロック位号および外部クロック 位号を選延させて遅延量の異なる複数の第1分よび第2 の返送クロック信号を生成し、それぞれ常1および第2 の徳出図路で複数の第1ねよび第2の返送クロック信号 のそれぞれに対し外部クロック信号および内部クロック 信号が遅れているか否かを被出するよう様成されている 19 様成を示す回路回である。 ので、内部クロック位号と外部クロック位号のデューテ ィ比が異なっていてもそれらの信号のズレを比較するこ とかでき、汎用性のあるクロック信号のズレを防止する 歯貼が得られるという効果がある。

17

【0054】請求項3記載の発明のクロック信号のズレ を防止する回路によれば、複数の第)および第2の選引 クロック信号の遍延費に重み付けがなされているので、 国路規模を小さくすることができるという効果がある。 【0055】譲水項4記載の発明のクロック信号のズレ を防止する国際によれば、第3の判別国際により、複数 20 様成を示す問題関である。 の第1の進程ケロック信号の中の遅延量が最も小さい第 1の盗送クロック信号をデータとして取り込む第1のフ リップフロップ回路の出力と、複数の第2の選述クロッ ク信号の中の返延量が最も小さい第2の遅延クロック信 号をデータ取り込みのタイミングを与える信号として用 いる第2のフリップフロップ回路の出力とを比較し、そ の異同を判別するので、外部クロック信号と内部クロッ ク信号との間で遊班がほとんどない場合に、選延素子の 個数を変化させる回数を抑制することができるという効率

*呆がある。

【図面の簡単な影明】

【図1】 この発明の実施の形態!によるDLし回路の 様成を示すプロック図である。

【図2】 図1 に示した位相比較器の構成を示す回路図

【図3】 図2化示した位相比較器の位相比較特性を示 **すグラフである**。

【図4】 この発明の疾能の影像2による位相比較器の

【図5】 図4に示した位相比較器の位相比較特性を示 すグラフ である。

【図6】 この発明の衰越の形態3による1211日2日の 機成を示す平面図である。

【図7】 図6のDLL回路の使用形態を示す概念図で ある.

【図8】 従来のDLL回路の構成を示すプロック図で ある.


【図9】 健未のDLL回路に用いられる位相比較器の

【図10】 従来のDLし回路の位相比較特性を示すグ ラブである。


【符号の韻明】

3 遊越素子、4 マルテプレクサ、5 クロックドラ イバ、11 位相比較器、13 機器信号発生回路、1 4.] 4.8~1.4.0 ディレイロックループ回路. ! 5、36 第1の連延付加回路、16.37 第2の遅 延付加回路、17,38 第1の検出回路、18.39 第2の検出回路、19、40 制定回路。


[图1]



[30]



[29]



av

份開平10-13219

